如何消除输出由于不同位0,1跳变带来的中间值？

sages · 发表于 2011-6-1 17:02:31

您需要登录才可以下载或查看，没有账号？注册

x

比如说一个简单的累加器，步长为1当输出从01变为10时，就会产生中间值11。除了我们常说的格雷码来消除以外，请问能从电路结构上消除吗？
PS：自己试了在输出再加一级寄存器，发现也不行。还是会出现中间值11。

asyou · 发表于 2011-6-1 17:33:44

能消除吗？怎样不去取这个错误的值才是重点吧！

acgoal · 发表于 2011-6-1 21:05:05

回复 2# asyou

此乃正解，楼主何不换个思路！

l7951247 · 发表于 2011-6-1 21:34:20

要看你的代码设计，为什么会在这里出现这个值？？

timyang8292 · 发表于 2011-6-2 08:27:47

同步设计，寄存器就过滤掉这个毛刺了呀。

sages · 发表于 2011-6-2 19:02:46

能消除吗？怎样不去取这个错误的值才是重点吧！
asyou 发表于 2011-6-1 17:33

登录/注册后可看大图

恩，这个思路不错，求详解

sages · 发表于 2011-6-2 19:03:26

同步设计，寄存器就过滤掉这个毛刺了呀。
timyang8292 发表于 2011-6-2 08:27

登录/注册后可看大图

你的意思是加两级寄存器吗？我试试

orlye · 发表于 2011-6-2 20:23:16

如果你的波形图上那个不断01翻转的信号是clock的话，
这样的中间值根本没关系啊，因为根本不会被clock采到。

sages · 发表于 2011-6-2 20:32:25

如果你的波形图上那个不断01翻转的信号是clock的话，
这样的中间值根本没关系啊，因为根本不会被clock采到 ...
orlye 发表于 2011-6-2 20:23

登录/注册后可看大图

呃，这个图片是一个简单的64位计数器的时序仿真图。由于计数器采用的是二进制计数，所以会产生中间值这种毛刺。这个东西很影响设计性能的。

rice973 · 发表于 2011-6-10 15:17:43

不可避免的，因为你们每bit走的path的延迟不可能完全一致的，
但是对于同步逻辑来说没影响啊。

[求助] 如何消除输出由于不同位0,1跳变带来的中间值？