请教zwtang老师关于你们实验室一篇PFDCP论文的问题

sejimmu · 发表于 2010-5-27 21:36:00

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 sejimmu 于 2010-5-27 21:43 编辑

论文题目是A Fully Differential Charge Pump with Accurate Current Matching
and Rail-to-Rail Common-Mode Feedback Circuit.
电路图为截图00.jpg

Vcp,Vp,Vcn,Vn 可能存在电压为零的现象,当它们为零时,M3,M7的栅为高电平,而M2的栅压为零(CMFB使其为零),这样,CP就不能正常工作了? M3如果也是关闭的,PLL环路反馈也无法改变此极端条件啊.如果是依靠A1,M3,亚阈值电流"正反馈"来给Vcp充电,那时间也太长了?此外A1,A2,CMFB的闭环结构如何保证其环路稳定性?(误差放大器结构同时存在正负反馈啊,虽然lock时，正反馈基本断开的)
希望唐大牛能够指点指点..也希望大家讨论讨论.
具体论文见附件(免费的)

abbr_f23eed2aad971bf071147f0d1260203f.pdf (350.99 KB, 下载次数: 235 )

zhongbo1127 · 发表于 2010-5-27 22:11:12

坐在沙发上等待见识见识交大的唐大牛

sejimmu · 发表于 2010-5-27 22:12:29

FUDAN DE。。。

zhifj86 · 发表于 2010-5-28 20:04:17

thanks

123231 · 发表于 2010-5-28 20:22:27

就是，想看看唐老师的解释，真想看看偶像的见解！

zwtang · 发表于 2010-5-30 16:38:27

本帖最后由 zwtang 于 2010-5-30 16:39 编辑

Vcp,Vp,Vcn, Vn可能存在电压暂时全为零的情况，由于CMFB电路的参考电压为VDD/2，CMFB电路会将Vfb电压减小，Iup1电流就会大于Idn1电流，Iup2电流就会大于Idn2电流，这样Vcp和Vcn的共模就会上升，最终共模电压就会接近VDD/2。

在Ton时间内，A1和A2存在负反馈和正反馈支路，如果电路匹配性很好的话，正负完全抵消。Vcp和Vcn的差分电压完全由PLL环路的负反馈来控制，共模信号由CMFB电路的负反馈来控制。
在非Ton时间，A1和A2只有负反馈，Vp跟随Vcp, Vn跟随Vcn。

sejimmu · 发表于 2010-5-31 11:44:54

6# zwtang
谢谢唐老师的回复...不过我的疑问是:如果Vp，Vn都为零，远远小于Vref（Vdd/2）那么CMFB的输出电压（Vfb）就几乎为0V了啊，这时M2截止，共模反馈回路失效了啊。同时假设M3也是断开的（A1输出高电压），那Vcp，Vcn就没法充电了啊？

zwtang · 发表于 2010-6-1 10:59:17

你的理解存在两个错误：
1. "M2截止，共模反馈回路失效"
CMFB输出低电平，不能理解为CMFB电路失效。
2. “假设M3也是断开的（A1输出高电压）”
这个假设不可能。Vp和Vcp电压接近VSS时，Opamp A1的输入共模为VSS，Opamp A1必须仍然能正常工作，A1的输出不可能为VDD。

请不要忘了PLL环路的作用！
如果Vcp,Vp,Vcn, Vn接近VSS，PLL环路会使得up和dn脉宽增大，M3管的导通时间会加大，Iup1和Iup2充电，Vcp,Vp,Vcn, Vn会迅速上升。

123231 · 发表于 2010-6-1 13:41:25

本帖最后由 123231 于 2010-6-1 13:57 编辑

8# zwtang[/i
唐偶像、唐老师您好！
我对您做的LDO很感兴趣，能给出下图中的基准源和放大器的电路图吗？谢谢！

123231 · 发表于 2010-6-1 14:00:13

[求助] 请教zwtang老师关于你们实验室一篇PFDCP论文的问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2