请教zwtang老师关于你们实验室一篇PFDCP论文的问题

eesync · 发表于 2010-6-2 20:01:40

你的理解存在两个错误：
1. "M2截止，共模反馈回路失效"
CMFB输出低电平，不能理解为CMFB电路失效。
2. “假设M3也是断开的（A1输出高电压）”
这个假设不可能。Vp和Vcp电压接近VSS时，Opamp A1的输入共模为VSS， ...
zwtang 发表于 2010-6-1 10:59

登录/注册后可看大图

没弄明白，为什么A1输入共模为VSS输出不能为VDD？个人认为Vp、Vcp很可能导致A1输出为高，进入一个稳态，同bandgap一个原理

sejimmu · 发表于 2010-6-4 15:37:17

呵呵，刚逛两天世博会回来。恩，共模回路我理解错了（截止时照样工作），但A1运放我就觉得它会象bandgap误差放大器存在两个工作点（截止状态,当Vp稍微大于Vcp时，A1大DC增益就可能使得M7的Vg为高啊），那么PMOS电流源（Vgs小于阈值电压），NMOS电流沉（Vds=0），都截止了，这时PLL反馈回路的up，down信号这负反馈工作就没用了呀？我感觉可能需要一个启动电路来
保证正常工作。。。最后，很感谢唐老师的热心回帖，谢谢~