大家做bandgap精度能到多少啊？这样的BGR有优势吗？

fuyibin

您好！不知道您用什么工艺库跑的
我感觉你跑的不对！我在前面的文章中就已经提到过
CMOS的bandgap的关键是在 （用PNP 做Vbe）bjt的工艺叫，
而不是mos的工艺角！
pn结也是有工艺角的，电阻也是有工艺角的
mos管的五工艺角基本不影响bandgap！！

原帖由 chan0331 于 2007-11-27 11:56 发表
0.35um CMOS的bandgap (Vbe 用PNP 做）
case 1: process:ss avdd=3.0 temp=100
case 2: process:ff avdd=3.6 temp=-40
結果差異不大 1.217 +/- 1mv
OP是self bias 所以沒有bias issue
至於current mirror  ...

fuyibin

就是因为我要补偿工艺角的影响，用了新的结构，结果就弄成这样子了
是优化的结果

原帖由 chudong 于 2007-11-27 16:06 发表
为什么ff 和ss corner 都比tt 的时候大呢？不是一般应该介于tt的两边么？
这种情况适合model有关么？不解，希望哪位能解释一下？谢谢啦！！

leonken118

good talk

lindychen

我做了一款芯片，量产后测试发现bandgap的温度曲线顶点漂了很多
设计时大概在30度左右，tapeout后做温度测试发现竟然到了90度

jjsnail

bjt的影响小于cmos　process　corner的影响吧　　个人看法

似乎对于简单的结构来说　corner的影响是不可避免的

对与顶点飘溢的影响　也比较常见　我个人也不知道原因　但是熟悉工艺之后　你就会把握好这个提前量了　可以把拐点提前改变

为了得到高精度　就得采取复杂的结构

lovexxnu

no tapeout, no sense

Moreover, it can hardly find the advantage from simulation result.

It is easy to achieve the SPEC.

spice

像楼上说的那样,高精度的bgr都是需要非常昂贵的trim,用来调整那个resistor matix.

sxb416

用数字电路调电阻是什么意思？？

zhanweisu27

全跑corners, 如果是biCMOS的工艺

pmos,nmos(f,typ,s),bjt,r,c(h.typ,l),temp  （min, typ, max）

排列下来至少是50~60个，全面的会跑道1~200个左右

很多国内专利，paper都只能当绪论看看，就是这么来的

feel100

没有流片,没有真相, JSSC的论文基本上都会秀一下芯片照片,加上测试数据.
BANDGAP性能是和工艺结合得很紧密的,仿真不能体现出所有的问题,(model不总是那么可靠的);
triming见过的有三种:1传统的熔丝,(分为poly 和metal),优点是便宜适合少量的trimming,缺点是:需要PAD,占用面积大,数量多了就不可行了
2 激光烧短,优点是:占用很少的面积,可以实现更多的trimming 缺点是:需要工艺支持,另外CP时也需要专门的设备,贵!!
3 利用OTP或者EEPROM,结合数字电路进行trimming.优点:可以实现封装后trimming,减小封装漂移,适合需要较多trimming的IC.缺点:需要工艺支持,电路设计更加复杂.

如果是非常有创意的想法的话,还是多做些功课, 想办法搭MPW流片吧(便宜些).