在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
收藏本版 (87) |订阅

IC验证讨论 今日: 7 |主题: 6529|排名: 15 

[讨论] 为什么IC设计使用的是c-shell而不是bash呢? ajzcr 2015-3-30 42660 ralphtwtw 2017-4-22 23:50
[讨论] uvm 寄存器模型 覆盖率 juzhimin 2017-4-18 02034 juzhimin 2017-4-18 23:16
[讨论] scl_v11.5安装遇到的问题 attach_img 江湖浮萍 2017-3-26 21497 yvhksovo 2017-4-15 15:22
[讨论] “SystemVerilog测试平台编写指南”初学者怎么看这本书比较好 小科白菜 2017-4-10 92052 kaizige521 2017-4-13 08:16
[讨论] 数字验证工程师的门槛。 547420883 2017-3-22 82698 547420883 2017-3-29 12:39
[讨论] register model的几种常用操作简单叙述  ...2 vincentatpku 2014-10-28 117481 ztspac 2017-3-7 10:20
[讨论] questasim 10.0a 编译文件后run的问题求助  ...23 stoneWe 2013-4-3 238696 不想起的猪 2017-1-23 16:04
[讨论] ADC测试有效位数降低1.6比特左右 AnnieSEU 2016-3-2 22507 alhoceima111 2017-1-4 11:05
[讨论] IC验证入门 生为鸿妍 2016-12-29 42222 elasticss 2016-12-30 09:43
[讨论] 有没有人真正破解过sentaurus TCAD2010 license呀  ...2345 hokee 2011-4-28 4014172 blueinspur 2016-12-27 15:24
[讨论] OVM应该熟悉到什么程度?? huanguestc002 2014-2-7 83668 wushimin6 2016-12-25 09:51
[讨论] UVM register model仿真报错 lx2116 2016-12-8 22039 lx2116 2016-12-9 11:15
[讨论] 请教一个关于交叉覆盖率概念的问题 biubiu233 2016-11-25 21816 dyytx 2016-11-26 21:05
[讨论] 有没有verilog与c参考模型对比的例子 董小三 2016-11-9 31803 越狱小猪头 2016-11-17 18:49
[讨论] 高频读卡模组 SCWX2016 2016-11-1 01339 SCWX2016 2016-11-1 17:20
[讨论] 做数字IC,国内目前前端和后端人数的比例  ...2 troy32 2012-3-15 159241 s421490542 2016-10-24 17:19
[讨论] sequence override 用于哪些场景 rxg111sc 2016-10-18 32470 DS_LOGIC 2016-10-22 16:19
[讨论] UVM monitor的写法问题 juzhimin 2016-10-6 84281 juzhimin 2016-10-11 18:48
[讨论] onfi flash 测试问题 asd19937 2016-9-21 02129 asd19937 2016-9-21 10:18
[讨论] 验证工程师的应该如何规划职业发展通道?  ...2 birdshanshan 2010-2-14 1211086 fjpmagen 2016-9-9 17:03
[讨论] 通用芯片测试系统的开发 齐鲁小痞子 2016-8-14 31766 acgoal 2016-8-17 07:08
[讨论] 请教formality 读SVF文件的一个问题 SUE0201 2016-7-6 12843 SUE0201 2016-7-14 11:04
[讨论] 大家用vcs跑regression都用什么脚本? tianyan_chn 2016-6-20 02856 tianyan_chn 2016-6-20 22:40
[讨论] UVM中ubus例子的一个问题 longxigen 2016-6-8 23259 longxigen 2016-6-12 18:34
[讨论] 那位大师指点一下关于SV仿真的问题! anychao 2012-3-17 62811 Tvoyageur 2016-5-31 00:31
[讨论] 关于SDF timing check与单元库timing check的问题 qpbcl3 2016-5-18 23653 qpbcl3 2016-5-28 09:16
[讨论] stackoverflow AnswerLJ 2016-5-22 12211 A1985 2016-5-23 09:15
[讨论] modelsim 仿真问题"_opt" will not cause zhpg009 2012-12-25 32686 噼噼啪啪 2016-5-17 14:48
[讨论] systemverilog interface 使用-一个模块定义几个interface 更合理 xiantongma 2012-12-16 59401 luminate 2016-5-11 11:24
[讨论] 哪位可以给介绍下关于systemverilog中的 compilation units 似水如烟 2016-5-4 01791 似水如烟 2016-5-4 15:51
[讨论] 求好用不贵的形式验证工具 netyouke314 2016-4-27 01508 netyouke314 2016-4-27 09:52
[讨论] systemverilog接口建模的疑问以及简单的EEPROM IIC SV模型共享 attachment myhedwig 2016-4-19 01761 myhedwig 2016-4-19 15:27
[讨论] 关于功能覆盖率如何做grading sepathy@163.com 2016-4-4 32388 AnswerLJ 2016-4-7 20:26
[讨论] 请教下Makefile在IC验证中有哪些用法和用处 Dragonfly100 2015-5-27 52948 清霜一梦 2016-4-5 16:52
[讨论] 请教UVM问题,sequence切换问题  ...2 smalldog 2016-3-13 144467 grow 2016-4-1 23:06
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-27 12:51 , Processed in 0.020900 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块