UVM register model仿真报错

lx2116 · 发表于 2016-12-8 16:24:53

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

使用的是VCS，编译没有问题在仿真时出现如下错误，“W1C”感觉不应该报unknown access right. 有没有大神帮忙解释一下。非常感谢！
错误提示如下所示：

UVM_INFO @ 0: reporter [RNTST] Running test case0...

UVM_ERROR /eda/synopsys/uvm-1.1d/src/reg/uvm_reg_field.svh(953) @ 0: reporter [RegModel] Register 'rm.status_1' containing field 'overrun_err' is mapped in map 'rm.default_map' with unknown access right 'W1C'

UVM_FATAL @ 0: reporter [BUILDERR] stopping due to build errors

lx2116 · 发表于 2016-12-8 16:29:24

走过路过不要错过，大家一起来讨论讨论！

lx2116 · 发表于 2016-12-9 11:15:39

坐等大神来解答！

账号		自动登录	找回密码
密码			注册

[讨论] UVM register model仿真报错

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

浏览过的版块

站长推荐 /1