留下你的drc需求，我来给你写！！！

muyi070

方便简要说明一下ant的net area ratio以及accumulate使用吗，svrf里面看得有些云里雾里

muyi070

楼主其实可以搞个群，大家一起学习讨论

qw357

   

旺仔zzh 发表于 2025-8-6 14:37
楼主请教一下，我想用DRC检查floating gate的问题，也是用NET AREA RATIO POLY AA来检查的，但是这样会报 ...

检查所有浮空的gate端口

pathchk_bad_gate {@nodes without a path to both power and ground
    pathchk_layer1 =PATHCHK !POWER &&!GROUND NOFLOAT
    pathchk_layer2 =PATHCHK !LABELED NOFLOAT
    AND GATE (AND pathchk_layer1  pathchk_layer2)
}

ERC SELECT CHECK  pathchk_bad_gate

林夕种

   

JC_09 发表于 2025-5-26 16:30
1，只通过AA连接的pickup或者guardring，或者大片area的pickup/guardring只通过width小于某个阈值的M1连 ...

“ESD要求power ring metal不小于某个最小值”
//先定义出ESD端口（通常为普通端口加ESDIO1、ESDIO2），然后检查与ESD端口互联的metal的宽度。

“ESD器件连到power ring的metal不小于某个最小值，孔不小于某个最小值”
//这里要先明确metal每um的走电能力，以及对应VIA单个走电能力。例如每1um宽的M1能走1A的电流，每个V1能走0.1A的电流，那1um宽的M1与M2连接时，最少需要10个V1。所以这里就可以写与ESD端口互连的M1宽度大于1um（或者某个特定的值），当M1接触的V1数量少于10个时，触发出来。
这种方法并不是最有效的。可以在PDK TF曾加一层layer，在对应的ESD端口用这层layer标上对应的实际通路的电流。然后再写drc对标上lable的通路去查。


-->如下图所示的情况，因为实际互连线很复杂，这种情况如何检查metal的宽度呢？

amyzhang_love

楼主，想写一个检查信号线连接之后冗余线长的检查，信号线要求连到哪里切到哪里，但难免会有疏忽，导致有没有切干净的线头，增加信号线的loading，如何抓出冗余线头？感谢

ljh065216

请教， 接两个不同 pad 的mos 之间的 od space
> 1u   （好的dummy 接的 vdd vss pad 没有与接pad的 mos 合并，之间的od space 太小）。这个drc 如何写

JC_09

   

ljh065216 发表于 2025-9-17 18:11
请教， 接两个不同 pad 的mos 之间的 od space
> 1u   （好的dummy 接的 vdd vss pad 没有与接pad的 mos 合 ...

你这是ESD rule预防三极管导通的？
最近太忙了，没有空，等有空了，我跟你讲讲写这个rule的思路