关于smic40中对于AA（active area）的最大space要求的讨论

pph_cq

这条rule确实给电阻匹配带来麻烦，一般length>10um的电阻还是挺多的，如果电阻之间加AA dummy需要拉开很大的距离。

幸福喵喵教主

不用管，最后再说

bubushenghua

bubushenghua 发表于 2025-1-1 17:20
“STI面积过大”。smic40nm的DRC Rule有明确的AA_24。它专门用来检查当STI的宽度大于10um，STI的面积要在 ...

这个问题需要特别关注一下。
RESP1.16  for sensitive poly resistor，surrounding AA density（including AA dummy），DRC check window size：20um*20um，step size：10um.
DRC check the Marking layer RESSV size up 50um region.
DRC marker layer RESSV is must to draw for sensitive poly resistor ，otherwise，this DRC can not perform on the device.

bubushenghua

bubushenghua 发表于 2024-12-31 10:14
以我的理解。smic40nm。这个rule是R。而且这个R rule在验证DRC的文件中明确写：R rule只是针对smic内部员工 ...

在90nm 制程之前，遵守design rules可以确保产量在可接受的范围之内。|
However，a lot of challenges to designs due to process variations and reduced yield have resulted in need for several additional recommended design rules for reducing yield loss.So，in addition to the minimum design rules，there are several recommended design rules or guidelines（termed as DFM guidelines)  provided for increasing yield and addressing systematic manufacturing issues.

Annie_kyohou

bubushenghua 发表于 2025-2-6 15:46
在90nm 制程之前，遵守design rules可以确保产量在可接受的范围之内。|
However，a lot of challenges to  ...

这个我明白，但是！我说的是为什么，每个rule都有其存在的必要性，可能你看到的是良率的升高或降低，但是呢，这个都有一个定量的标准或者可以为其定性，良率的高低只是一个表层的原因，我们要知道其深层原因。

bubushenghua

Annie_kyohou 发表于 2025-2-13 20:14
这个我明白，但是！我说的是为什么，每个rule都有其存在的必要性，可能你看到的是良率的升高或降低，但是 ...

这个问题我之前也是不懂为什么。
直到看到你的问题。
写出来方便自己阅读。
更进一步的解释。
Analog Integrated Circuit Design。

cherry_li

STI由于硬度较高，面积过大的话会影响CMP的一致性，对后续步骤造成影响。