关于smic40中对于AA（active area）的最大space要求的讨论

Annie_kyohou

zcwolf 发表于 2024-12-31 17:17
可能我没做过40的，不太了解40的电阻。28和12的话poly电阻都是自带AA DUM层次的 而且10X10区域没AA的话基 ...

是的，他这里要求是只要你STI区域面积是10*more than 10就会报这个错误，但是只要你是more than 10*less than 10就不会报这个错误

Annie_kyohou

李幕白 发表于 2024-12-31 17:24
POLY电阻能洒满10umX10um区域吗，不确定40nm对POLY的要求是怎样的，按照我对22/28nm的理解，对POLY的约束 ...

自带的OD你们操作的时候不去掉吗？我们可以自己做的呀

李幕白

Annie_kyohou 发表于 2024-12-31 17:26
自带的OD你们操作的时候不去掉吗？我们可以自己做的呀

去掉也可以，但是后面用脚本撒的时候也会自动撒满OD/PO/METAL的dummy。也会自动满足这个DRC了。 那如果说你们那边特别地调制了一个非常大的POLY电阻，确实是达到了10X10um内全是POLY，那么确确实实会违反上述的这条DRC RULE，但是我相信应该不止违反了这条DRC RULE，也违反了其他DRC RULE。 具体的可行性自然是你与Fab沟通，如果Fab允许做，大概率是会要求自己自行承担此项违背DRC RULE而带来的制造中的风险。

本征半导体

Annie_kyohou 发表于 2024-12-31 17:11
也就是说，这个rule和density的rule是不冲突的，即使你满足了density的rule，这个rule依然不会过的！
...

确实不能撒再电阻下面，但是我们正常经验中遇到这条rule都是在top层中使用simc提供的解决密度问题的脚本解决的，也并不存在手动撒aa的情况

Annie_kyohou

本征半导体 发表于 2024-12-31 17:34
确实不能撒再电阻下面，但是我们正常经验中遇到这条rule都是在top层中使用simc提供的解决密度问题的脚本 ...

这个不是密度的rule，我上边说了

Annie_kyohou

李幕白 发表于 2024-12-31 17:32
去掉也可以，但是后面用脚本撒的时候也会自动撒满OD/PO/METAL的dummy。也会自动满足这个DRC了。 那如果说 ...

对，我是觉得存在风险的，因为这个是fm的，如果你需要制造，我觉得就应该满足工程给你提供的额外的rule，而这个我觉得就是STI面积过大，导致其机械应力同样提升了，会不会对芯片寿命产生较大的影响什么的，这个影响在PDF中有提及吗？能不能定量分析呢？

bubushenghua

Annie_kyohou 发表于 2024-12-31 17:46
对，我是觉得存在风险的，因为这个是fm的，如果你需要制造，我觉得就应该满足工程给你提供的额外的rule， ...

“STI面积过大”。smic40nm的DRC Rule有明确的AA_24。它专门用来检查当STI的宽度大于10um，STI的面积要在3600平方微米以内。有pdf文档明确要求，这条rule要clean。所以，smic40nm的这套DRC Rule检查STI的宽度与面积有两种机制。一种是AA_4e_R_ON。DRC 检查最大的STI width。也就是AA的space最大为10um。只在一边报错。是因为检查的这个框不是正方形。是长方形。报错的地方应该是长方形的width。个人理解：AA的间距超过了10um，但是STI的面积比3600平方微米要小。所以报出来了。另一种是AA_24。smic40nm有一个专门的文档，明确写着哪条rule要必须clean。

bubushenghua

Annie_kyohou 发表于 2024-12-31 17:24
是的，他这里要求是只要你STI区域面积是10*more than 10就会报这个错误，但是只要你是more than 10*less  ...

width与length也是有一点区别的。