高速ADC的input buffer

NRical · 发表于 2024-2-15 10:41:32

茂陵刘郎发表于 2024-2-9 11:15
突然发现这不是我们部门之前发的A 6-GHz Bandwidth Input Buffer么。。。。

您好，我有一点印象记得这一篇是西交张老师发的吧

ADC_coco · 发表于 2024-2-21 20:08:29

茂陵刘郎发表于 2024-2-9 11:15
突然发现这不是我们部门之前发的A 6-GHz Bandwidth Input Buffer么。。。。

这篇文章，这个好像是西交发的，难道也是你们部门的吗，求讲解呀，麻烦大佬了

ADC_coco · 发表于 2024-2-29 14:52:46

NRical 发表于 2024-2-15 10:41
您好，我有一点印象记得这一篇是西交张老师发的吧

这个补偿，太玄了，没仿出来

zxkl317408 · 发表于 2024-4-22 09:42:43

这种结构可行

路过啊 · 发表于 2024-4-22 15:03:07

这种结构没啥问题

auspicious22 · 发表于 2024-9-23 14:36:39

ADC_coco 发表于 2024-1-23 17:21
谢谢大佬，我现在用这种结构，带宽是这样，性能是8.6bit，sfdr=56dB，然后我又迷茫了，论文里面的提高线 ...

感觉普通的ssf或者fvf的sfdr很容易就能到六七十吧，带宽20个G，负载电容几百fF

[求助] 高速ADC的input buffer