高速ADC的input buffer

demonhunter

什么工艺啊？28nm？

nanke

ADC_coco 发表于 2024-1-18 21:47
我倒也不是一定要对着他的尺寸照搬，我就是想复现一下，顺便再改进，结果我现在性能远远达不到，而且论文 ...

调电路线性度先低频再高频，低频简单，高频复杂，你现在哪一步了。

ADC_coco

nanke 发表于 2024-1-19 14:08
调电路线性度先低频再高频，低频简单，高频复杂，你现在哪一步了。

我现在在高频，其实我的目标是5GHz输入，性能8位，但是我在2GHz输入遇到问题，性能只有6位，SFDR40多dB，当然我还没有一味的加宽度；我现在有几个疑惑
1.我推导的小信号模型，推下来带宽200G，按理说应该远远满足性能要求，但是实际不够
2.我发现尾电流源输出阻抗太低，使得性能变差，因为我用理想的电流源验证过
3.我这篇论文他性能能达到5G，但是面积很大，我现在还没做到那么大的面积，但是他的补偿，我搞不懂为什么那么补偿，就是我上面贴的那个图，我按照他的方法去做的，感觉对性能没有帮助，我已经疑惑了

alex.gaoding

我会优先考虑super source follower和FVF，大尺寸和大功耗是必须的。你的带宽太宽了，我不会做一个这么宽的单通道ADC，你的制程后仿可以支持吗？我肯定会做成时间交织的ADC。这种capacitor feedforward的buffer不一定是宽频的，你要调的，5G不低了，你要当成RF来做了，特别是layout，太长的线要小心。你是做SAR吗，你的速度这么快，你的reference buffer输出阻抗可以做到吗？

knowworlds

alex.gaoding 发表于 2024-1-20 09:36
我会优先考虑super source follower和FVF，大尺寸和大功耗是必须的。你的带宽太宽了，我不会做一个这么宽的 ...

FVF结构要带buffer，不然线性度太差了。我这边感觉还是SSF更好做一点。高带宽的话。只是要牺牲电压裕度。

上官轩晖

别说论文，之前做过一个逆向某大厂的8G带宽的输入的ADC，输入buffer也就是个source follower.
push pull和FVF没仔细分析过，很多分析只考虑低频的输出阻抗降低，不考虑高频时候输出阻抗跟低频的一致性，可能会有问题？然后还有输出摆幅的问题？

ADC_coco

上官轩晖 发表于 2024-1-20 14:56
别说论文，之前做过一个逆向某大厂的8G带宽的输入的ADC，输入buffer也就是个source follower.
push pull和F ...

我昨天就做简单的cascode source follower，然后仔细设置了Vdsat，然后把摆幅降低100mV，性能变好了，emm但是论文里面的补偿我也试了，依旧没用，很难评

上官轩晖

ADC_coco 发表于 2024-1-21 15:16
我昨天就做简单的cascode source follower，然后仔细设置了Vdsat，然后把摆幅降低100mV，性能变好了，emm ...

你贴的图中的结构高速应该不太好使。对于高速ADC，input buffer输入得是50欧电阻，这个C1和M3的gm的串联构成的额外输入阻抗，可能会导致S11带宽上不去，或者说输入结点的带宽不高。

ADC_coco

上官轩晖 发表于 2024-1-21 18:19
你贴的图中的结构高速应该不太好使。对于高速ADC，input buffer输入得是50欧电阻，这个C1和M3的gm的串联 ...

谢谢大佬，我现在用这种结构，带宽是这样，性能是8.6bit，sfdr=56dB，然后我又迷茫了，论文里面的提高线性度的方法都不管用，懵逼了，已经在瞎调中

YyuanRTs

不用push-pull和FVF可能是可靠性的问题。人家把core管做在很高的电压域，不好做反馈的。
旁路电容改善线性度的原因你贴的图里也讲得很清楚吧，这个东西只能建议多看ali的书，多分析了。保证所有管子都在饱和区只是线性度的基本