设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog Layout（版图） › Layout讨论区 › lvs问题求助
12
返回列表 发新帖
楼主: CCHENGW

[求助] lvs问题求助

[复制链接]
Cayre
发表于 2023-10-10 18:50:12 | 显示全部楼层
softcheck，点亮看一眼就发现为什么了
回复 支持 1 反对 0

举报

kingdexing
发表于 2023-10-11 16:18:13 | 显示全部楼层
线1和最外层vdd连上就好了吧？
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

kingdexing
发表于 2023-10-11 16:20:20 | 显示全部楼层
如果，线1和vdd本来就不是连在一起的话得多打一个pin，然后LVS Options里面有个connect改成all nets by name就好了吧？
回复 支持 反对

举报

小煤球joy
发表于 2023-10-12 10:55:41 | 显示全部楼层
习惯先解决softcheck吧
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 03:56 , Processed in 0.016335 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表