关于一个单稳触发器的问题

ningzixuan · 发表于 2003-9-19 17:16:31

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

　　我在ＱＵＡＲＴＵＳ中用原理图输入的方法来做ＣＰＬＤ，为了形成脉宽为１微秒的脉冲信号．我准备用一个单稳触发器７４１２１，通过在外面再接一电阻和电容，形成一微分电路，然后加输入信号来形成．
　　但是库中没有７４１２１，请问我必须得把它内部的结构全部画出来吗？或者如果用　　　Ｖerilog怎么实现．还有没有其他好的方法．

logicun · 发表于 2003-9-19 17:59:15

最好不要在FPGA里面做单稳态的东西。你的设计只要输入个1M或更快点的时钟就可以解决了。

ningzixuan · 发表于 2003-9-19 19:05:57

我做的是去实现一个简单的逻辑功能,没有时钟的输入.
其中先是一个由低电平起振的自激振荡器形成一个2K左右的脉冲信号(我也是准备把自激振荡器的电容放在外面),然后还要求由此脉冲去去形成一个1微秒宽度的窄脉冲,我就想用单稳来实现.把电阻电容形成的微分电路放在外面,这样为什么不可以呢?还有什么好的方法呢?

bravelu · 发表于 2003-9-19 20:47:26

按照您的说法，用FPGA配合外面的一些模拟器件也许是可以做这样的工作，具体做法你可以要去查下７４１２１的原理图，其中的逻辑部分用FPGA来做（其实就是用里面的与非门等来搭）。话说回来，FPGA的长处不在这方面，纯组合逻辑延时比较难控制。

atuhappy · 发表于 2003-9-23 13:04:27

121是数模混合电路
FPGA和CPLD不支持

ningzixuan · 发表于 2003-9-23 17:02:35

哦，真的是啊，看来这个方法行不通了

atuhappy · 发表于 2003-9-23 18:26:42

要求时间精确吗

ningzixuan · 发表于 2003-9-24 12:17:17

不是很精确啊.要不我把这个电路放在外面来实现算了.

atuhappy · 发表于 2003-9-24 13:02:08

那就放在外面吧

yin0725 · 发表于 2007-8-23 16:11:40

我也想做个单稳态,用来实现频率大小的判断,大于2K就输出1,小于2K就让他等于0,用FPGA来实现好麻烦,还要搞个计时器,捣鼓老半天没出,结果一个74121搞定

关于一个单稳触发器的问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子