cmos时钟电路的设计技巧

vannylee · 发表于 2023-4-13 15:19:11

您需要登录才可以下载或查看，没有账号？注册

×

小弟想做一个非交叠时钟电路，请问各位前辈对于非交叠时钟的设计，1.请问如何延长非交叠时间呢？2.提高驱动能力最多可以加几级反相器？3. 这些mos管的参数选取有什么讲究呢？
微信截图_20230413151521.png

vannylee · 发表于 2023-4-13 15:21:31

求各位前辈指点

yjj_123 · 发表于 2023-4-13 16:46:20

本帖最后由 yjj_123 于 2023-4-13 16:48 编辑

延长时间就增加NOR2和BUF之间INV个数，上下两排同步改；驱动能力就是看你CLK1/2连接的地方寄生C到底多大，然后调整你的BUF尺寸；MOS管W/L越大，驱动能力越好。

vannylee · 发表于 2023-4-13 17:16:27

yjj_123 发表于 2023-4-13 16:46
延长时间就增加NOR2和BUF之间INV个数，上下两排同步改；驱动能力就是看你CLK1/2连接的地方寄生C到底多大， ...

增加buffer级数是不是也可以提高驱动能力呢？

yjj_123 · 发表于 2023-4-13 17:29:16

vannylee 发表于 2023-4-13 17:16
增加buffer级数是不是也可以提高驱动能力呢？

这样可不行

vannylee · 发表于 2023-4-13 18:33:09

yjj_123 发表于 2023-4-13 17:29
这样可不行

但是我有看到用三级反相器作为buffer的呀

yjj_123 · 发表于 2023-4-14 09:24:09

vannylee 发表于 2023-4-13 18:33
但是我有看到用三级反相器作为buffer的呀

级数多一般是因为前级驱动能力太弱，而且得逐级增加反相器尺寸，你PMOS/NMOS尺寸大，灌电流和拉电流的能力才强，这样才能驱动大电容。

vannylee · 发表于 2023-4-14 09:55:48

yjj_123 发表于 2023-4-14 09:24
级数多一般是因为前级驱动能力太弱，而且得逐级增加反相器尺寸，你PMOS/NMOS尺寸大，灌电流和拉电流的能 ...

大佬，前级驱动能力弱是什么意思呀？所以是一般情况下用一级大尺寸的反相器就行了嘛

vannylee · 发表于 2023-4-14 10:21:08

yjj_123 发表于 2023-4-13 16:46
延长时间就增加NOR2和BUF之间INV个数，上下两排同步改；驱动能力就是看你CLK1/2连接的地方寄生C到底多大， ...

为什么说驱动能力是看CLK1/2的寄生C呀？BUF的尺寸越大，那么寄生C也越大，那为什么就能驱动更大的负载电容呢？寄生电容大起到什么作用呀？谢谢大佬

yjj_123 · 发表于 2023-4-14 13:56:19

vannylee 发表于 2023-4-14 10:21
为什么说驱动能力是看CLK1/2的寄生C呀？BUF的尺寸越大，那么寄生C也越大，那为什么就能驱动更大的负载电 ...

BUF的尺寸增加带来的驱动能力收益要大于他自己增加的寄生电容，因为尺寸不需要你增加的特别多。你可以自己仿真看看，同样1pF电容，你不同尺寸BUF驱动能力不一样的，当然还要取决于你的clk频率。电路中的节点电压在变化的时候，反映的其实还是电流对该节点电容充放电的速度。

账号		自动登录	找回密码
密码			注册

[原创] cmos时钟电路的设计技巧