在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: vannylee

[原创] cmos时钟电路的设计技巧

[复制链接]
 楼主| 发表于 2023-4-14 14:17:26 | 显示全部楼层


   
yjj_123 发表于 2023-4-14 13:56
BUF的尺寸增加带来的驱动能力收益要大于他自己增加的寄生电容,因为尺寸不需要你增加的特别多。你可以自 ...


谢谢大佬,爱你
回复 支持 反对

使用道具 举报

发表于 2023-4-14 15:39:02 | 显示全部楼层
不同尺寸的INV驱动一个相对本身寄生电容较大的负载电容(如1pF),上升下降时间是不同的。用一个小尺寸的INV来驱动大负载,上升时间很慢,可能无法满足时钟的速度需求。所以通过逐级增大INV尺寸的方式,这样可以降低每一级INV的上升时间满足时钟的速度需求。
可以看Rabaey的《数字集成电路》,有详细的推导。
回复 支持 反对

使用道具 举报

发表于 2023-4-15 16:08:33 | 显示全部楼层
3楼正解
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-11 00:17 , Processed in 0.011952 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表