∑ΔADC 滤波器数据处理

vopor

本帖最后由 vopor 于 2022-11-15 15:28 编辑 新学做∑ΔADC，有些不大明白。 在∑ΔADC中，比如过采样率是64. 那ADC后面的数字滤波器是处理64个数据就可以得到结果吗？ 比如输入一个直流信号，64个时钟后，就能得出一个结果，然后输入另一个直流信号，然后有经过64个时钟，得到另一个结果？ 我看书上一般数字滤波器的组合是CIC+CIC补偿+半带滤波器，64过采样的话，CIC是降16倍频，CIC降2，半带降2. 每个滤波器都有好多阶数。一阶就延时一个频率。经CIC滤波后，输出数据的时钟是16T，CIC补偿的数据输入时钟是16T，如果CIC补偿是10阶，那CIC补偿那里就需要160个调制器输出数据了？我是不是理解错了？ 我照着这些论文尝试做了一个，仿真出来结果是对的，但是需要的数据量跟滤波器的阶数有关。之前做模拟设计，做过SARADC，PIPELINEADC，开始尝试写verilog。对此就感到疑惑。 谁能解一些惑？ 后面的滤波器处理数据是只需要64个数据就能处理出来还是需要的数据量跟数字滤波器的阶数有关？ 怎么给信元奖励啊？