在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 8359|回复: 75

[资料] Principles of Verilog Digital Design @2022

[复制链接]
发表于 2022-10-23 18:45:42 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 2046 于 2022-11-8 14:19 编辑

Principles of verilog Digital Design
There are ten chapters and five appendices in this book. For your easy reference, they are listed below:
Chapter 1  Introduction
Chapter 2  Fundamentals of Verilog
Chapter 3  Advanced Verilog Topics
Chapter 4  Number Representation
Chapter 5  Combinational Circuits
Chapter 6  Sequential Circuits
Chapter 7  Digital System Designs
Chapter 8  Advanced System Designs
Chapter 9  I/O Interface
Chapter 10  Logic Synthesis with Design Compiler
Appendix A  Basic Logic Gates and User Defined Appendix B  Primitives Non-Synthesizable Constructs
Appendix C  Advanced Net Data Types
Appendix D  Signed Multipliers
Appendix E Design Principles and Guidelines
cb35069e923ab6538474410cfa8f3a0d.jpg
Principles of Verilog Digital Design (Wen-Long Chin).pdf.001.zip (18.12 MB, 下载次数: 286 )


Principles of Verilog Digital Design (Wen-Long Chin).pdf.002.zip (16.5 MB, 下载次数: 313 )


发表于 2022-10-23 19:16:45 | 显示全部楼层
kanakna
发表于 2022-10-23 19:28:18 | 显示全部楼层
多谢分享 多谢分享 多谢分享
发表于 2022-10-23 19:28:51 | 显示全部楼层
001 在哪里?
发表于 2022-10-23 20:06:01 | 显示全部楼层
这个不能打开啊
 楼主| 发表于 2022-10-23 20:59:46 | 显示全部楼层
win下用copy /b 1.zip+2.zip 3.zip
linux下用cat 1.zip 2.zip > 3.zip
发表于 2022-10-23 22:31:24 | 显示全部楼层
很好很强大啊,呵呵。
发表于 2022-10-23 23:42:53 | 显示全部楼层
多谢分享
发表于 2022-10-24 07:19:28 | 显示全部楼层
谢谢分享
 楼主| 发表于 2022-10-24 08:22:56 来自手机 | 显示全部楼层
在win下用copy /b 1.zip+2.zip 3.zip,在Linux下用cat 1.zip 2.zip > 3.zip
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-27 14:13 , Processed in 0.029893 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表