设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Principles of Verilog Digital Design @2022

123 4 5 6 7 8 / 8 页下一页

发新帖

楼主: 2046

[资料] Principles of Verilog Digital Design @2022

发表于 2022-10-24 18:26:12 | 显示全部楼层

谢谢（你的）信息。我们正在等待新消息。

回复支持反对

发表于 2022-10-24 21:08:02 | 显示全部楼层

kanakna

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2022-10-26 12:59:04 | 显示全部楼层

Thanks for the share

回复支持反对

发表于 2022-10-26 16:06:06 | 显示全部楼层

非常感谢，学习学习

回复支持反对

发表于 2022-10-27 08:51:43 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2022-10-27 08:54:57 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2022-10-27 08:55:48 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2022-10-27 18:49:15 | 显示全部楼层

先行支持，下载后再评价

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2022-10-27 19:14:10 | 显示全部楼层

发个文件，还命令折腾半天都不行，也是有点坑

EETOP创芯人才网简历投递入口

回复支持 2 反对 0

发表于 2022-10-28 14:06:14 | 显示全部楼层

就不能直接正常给个能解压的分包吗？

回复支持反对

123 4 5 6 7 8 / 8 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-1-9 15:49 , Processed in 0.021578 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表