关于LDO的几点小问题

海绵 · 发表于 2021-8-19 19:00:35

本帖最后由海绵于 2021-8-19 19:11 编辑

nanke 发表于 2021-8-19 18:26
2、过冲幅度和带宽没啥关系，和输出节点阻抗有关，这也是为什么轻载到重载过冲幅度大而反过来则不会，以及 ...

hi，谢谢你的回复按我的理解，轻载到重载是输出阻抗下降的过程，但是我还不能理解下降的ro对于过冲的影响
还望明示，感激不尽！！

这个是我的仿真结果，在电流从重载到轻载也会有过冲，蛮奇怪的。
结构就是最普通的五管OTA+PMOS。

海绵 · 发表于 2021-8-20 09:35:26

下山途中发表于 2021-8-19 03:39
1 GBW（决定你的环路小信号的setting，time 就和Opamp闭环运作，求解settling time 是一样的。），3db能看 ...

非常感谢！
对于你所讲的 “那我问你 output impedance 和什么有关？就是你开环的AC相应决定的。你DC gain 高，UGF大，高频处也有较大的增益，输出阻抗就小。”
小弟不是很明白开环AC响应是如何影响输出阻抗的，还希望能再详细指点以下
感激不尽！

下山途中 · 发表于 2021-8-20 09:38:33

Rclr =Ropen*[ Aop/(1+beta*Aop)]

nanke · 发表于 2021-8-20 14:27:57

海绵发表于 2021-8-19 19:00
hi，谢谢你的回复按我的理解，轻载到重载是输出阻抗下降的过程，但是我还不能理解下降的ro对于过冲的影响 ...

轻载时LDO功率管处于饱和区，重载时处于线性区。你这里的100uA还是属于轻载。

为什么强调阻抗，是因为dv=di*r，v=di/dt*L。你可以用ac仿真得到阻抗rout vs. f曲线，大致算一下。

CmosLgh · 发表于 2021-9-11 18:14:17

来学习下理论谢谢哦

谷谷谷夏 · 发表于 2022-2-13 20:49:28

N##A##N 发表于 2021-8-17 20:59
可以看看这种结构，只带百uA的话我感觉是这样用这个结构实现的。另外还可以用动态偏置或自适应偏置来降低静 ...

您好啊，请问一下您有仿过这篇论文嘛？我最近按着这篇论文给的管子参数仿真了一下，增益没有达到论文中的那么好，一样使用的是65工艺，不知哪里出问题了…

jojenwong · 发表于 2022-2-15 21:26:37

mark一下

503860720 · 发表于 2022-4-26 16:20:06

503860720 · 发表于 2022-4-26 16:24:44

503860720 · 发表于 2022-4-26 16:38:33

[求助] 关于LDO的几点小问题