tsmc，MOM重复提取，和多个pin造成提取（误差）

最终守护你

houjs 发表于 2022-8-11 07:04
你可以把ignore语句注释掉后再运行一遍提取，如果二者数据没有变化，说明你的ignore语句没有起作 ...

抱歉，我没说清楚，如果注释掉之后，CC有860fF，所以我加上ignore语句了，但是仍然有140fF，还是太大了，我看论坛里还有用xcell+gate level的方法提取，这样的话schematic是多少电容layout就是多少电容，想问问您觉得这种方法怎么样呢？

houjs

最终守护你 发表于 2022-8-11 17:18
抱歉，我没说清楚，如果注释掉之后，CC有860fF，所以我加上ignore语句了，但是仍然有140fF，还是太大了， ...

      从你注释前后的2次运行结果看，ignore语句是起作用了。因此，这个140fF应该是合理的，应该看一下你这个CC电容的2个net的图形，是否除了MOM电容外，还有其它metal图形，导致它的耦合电容达到了140ff.  

cherry_li

ChaselYe 发表于 2021-8-16 11:10
对于问题一：我没有找到dummy层的名字，所以我用了LAYOUT图层的MOMDMY1等来命名，不知可否，不知会不会影 ...

pin的位置确实会影响R网络分布的，因为抽取的网表端口为pin所在点，后仿是直接在该端口添加激励。R寄生是算该信号上路径上任意节点到端口的R网络分布。label位置需要打在实际上层版图的接入或流出点，才可以真实的反应layout 寄生。

最终守护你

houjs 发表于 2022-8-11 18:12
从你注释前后的2次运行结果看，ignore语句是起作用了。因此，这个140fF应该是合理的，应该看一下 ...

MOM电容外侧有一部分也就是打via的地方是标识层没有覆盖的（如下图标红的地方所示），140fF应该就是那一块地方的电容，但是我觉得schematic的容值计算应该把这部分考虑进去了，所以我觉得后仿相当于把这一块电容重新又提取了一次，这是我的个人理解，不知道对不对，希望得到您的解答。

houjs

最终守护你 发表于 2022-8-12 14:19
MOM电容外侧有一部分也就是打via的地方是标识层没有覆盖的（如下图标红的地方所示），140fF应该就是那一 ...

      你的理解是对的，via的部分没有被标识层覆盖，因此会提取出140fF的电容。schematic的部分应该是不算这部分电容的。如果要使得与schematic的一致，应该把layout中标识层手工拉大，让它全部覆盖MOM，看是否结果就合理了？

最终守护你

houjs 发表于 2022-8-12 16:21
你的理解是对的，via的部分没有被标识层覆盖，因此会提取出140fF的电容。schematic的部分应该是 ...

如果把标识层手工拉大的话，那提取出来就什么都没有了，直接都忽略了。另外你说的schematic的部分忽略了这部分的电容我觉得schematic算进去了。我把1p的电容打散去掉标识层提取出来差不多是860fF的电容，添加ignore语句提取出来是140fF的电容，两个加起来正好是1p。

sumiqin

最终守护你 发表于 2022-8-12 17:27
如果把标识层手工拉大的话，那提取出来就什么都没有了，直接都忽略了。另外你说的schematic的部分忽略了 ...

hello~想请教一下你用的是什么工艺呀？目前用TSMC的也遇到了这个问题，参考你说的，把标识层去掉，再提取MOM，提出来的电容也比电路标识的电容大5%。但是不去掉标识层，CC的寄生有20%。怀疑是没有标识层的一圈的电容比较大有20%。

最终守护你

sumiqin 发表于 2022-9-23 17:03
hello~想请教一下你用的是什么工艺呀？目前用TSMC的也遇到了这个问题，参考你说的，把标识层去掉，再提取 ...

TSMC28的

dingyanzpl

您好，需要在哪里添加

dingyanzpl

您好，我使用的是tsmc40  也出现过这个问题，但是按照这个方式来，还是不能解决，希望帮我看看 ，
图一是我写在PEX的提取规则里的忽略MOM的语句
图二是我收索的连接层，不知道对不对