tsmc，MOM重复提取，和多个pin造成提取（误差）

ChaselYe

提取mom的时候遇到了两个问题：
第一：调用库里的mom的时候，通过晶体管级提取，并仿真可以看出被重复提取了。查了帖子，说是在calibre.rcx加上ignore语句并不管用；或者说使用Xcell的方法，但是晶体管级提取不能使用Xcell，如果使用gate level提取，误差好像会比较大。
第二：在自己画mom的过程中（M2-M6），发现当我在M6金属层只打一个pin的时候提取不出这个net的电阻，但是如果我打的pin（相同的pin名字，在M2到M6都打）越多，寄 生的电阻值就越大。这又是怎么回事？我的理解是Pin层就是你的信号接入点，打的越多，电阻值不应该越小吗？

houjs

第一个问题，你还需要添加：

PEX IGNORE CAPACITANCE  DEVICE  M1i M1i   MOMDMY1
PEX IGNORE CAPACITANCE  DEVICE  M2i M2i   MOMDMY2
...  ....


它的含义是： 把 MOMDMY1的器件内部的M1同层的耦合电容要屏蔽掉，这个是最关键的语句。

第二个问题，你把电阻值的网表截图发送一下。

ChaselYe

或者说有什么办法可以让transistor level提取出来的calibre文件不包含原来schematic的model吗？

houjs

houjs

houjs 发表于 2021-8-15 17:15

      附件有具体分析寄生参数提取精度的方法，可以下载。

ChaselYe

houjs 发表于 2021-8-15 17:15

多谢回复，我也是看了这个公众号的推文，然后自己添加了CALIBRE.rcx的IGNORE语句，但是我确实不敢肯定自己写对了。
我用的是tsmc28的库，virtuoso版本是6.1.拜托你帮我看看。
然后我先去百度一下，看看您的这段代码回复是啥意思。

ChaselYe

第一个问题感觉僵住了，大家能不能帮我看看第二个问题。

ChaselYe

houjs 发表于 2021-8-15 19:38
第一个问题，你还需要添加：

PEX IGNORE CAPACITANCE  DEVICE  M1i M1i   MOMDMY1

多谢回复。
问题一：我加了这段代码，但是跑出来的mom还是被重复提取了，不知道是不是图层名打错了。因为只调用了M1，M2和M3的层，所以代码如图一所示。
问题二：图二三四，分别是版图，rve界面和电阻截图。在版图中上面VCO_TANKP是同一个结点，我理解的是由于线太长了所以左右各打一个比较好。然后可以从rve界面看到打两个pin的TANKP提取出了电阻，然后一个pin的TANKM没有提取。还做过实验，就是在M1到M3同时打pin TANKP，但是效果变得越来越差。

houjs

ChaselYe 发表于 2021-8-16 09:34
多谢回复。
问题一：我加了这段代码，但是跑出来的mom还是被重复提取了，不知道是不是图层名打错了。因为 ...

关于第一个问题：  你要看一下M1i， M2i， M3i是不是lvs文件中的连接层？ 如果不是的话，把它写成连接层。比如，M1, M2, M3。
检查连接层的方法： 寻找 CONNECT语句，看CONNECT语句对应的layer是什么名字？

ChaselYe

houjs 发表于 2021-8-16 09:43
关于第一个问题：  你要看一下M1i， M2i， M3i是不是lvs文件中的连接层？ 如果不是的话，把它写成连接层 ...

谢谢您，有效果了