EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › SystemVerilog for Design(2nd edition)原版和翻译版 ...

1 2 3 4 567 8 9 10 / 10 页下一页

楼主: bonjour

[资料] SystemVerilog for Design(2nd edition)原版和翻译版

[复制链接]

lutherliu

发表于 2022-10-15 10:34:02 | 显示全部楼层

thanks

回复支持反对

cwy051731

发表于 2022-10-20 14:44:10 | 显示全部楼层

看看

EETOP创芯人才网简历投递入口

回复支持反对

qinain

发表于 2022-10-21 13:42:48 | 显示全部楼层

多谢

回复支持反对

lynjorn

发表于 2022-10-25 11:12:37 | 显示全部楼层

duoxiefenxiang

EETOP创芯人才网职位发布入口

回复支持反对

cwy051731

发表于 2022-10-26 11:12:41 | 显示全部楼层

不知道好不好使

EETOP创芯人才网简历投递入口

回复支持反对

lans0625

发表于 2022-10-26 12:54:13 | 显示全部楼层

谢谢分享

EETOP创芯人才网职位发布入口

回复支持反对

kairimai

发表于 2022-10-28 22:23:58 | 显示全部楼层

有些老，谢谢

EETOP创芯人才网简历投递入口

回复支持反对

cwy051731

发表于 2022-11-9 10:40:46 | 显示全部楼层

kankan

EETOP创芯人才网职位发布入口

回复支持反对

opqfeixue122

发表于 2022-11-10 13:14:57 | 显示全部楼层

感谢分享

EETOP创芯人才网简历投递入口

回复支持反对

liujx_uestc

发表于 2023-1-2 20:46:48 | 显示全部楼层

谢谢分享

回复支持反对

1 2 3 4 567 8 9 10 / 10 页下一页

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2024-11-22 14:19 , Processed in 0.020932 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

[资料] SystemVerilog for Design(2nd edition)原版和翻译版

浏览过的版块

站长推荐 /2