设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › SystemVerilog for Design(2nd edition)原版和翻译版 ...

1 2 3 456 7 8 9 / 9 页下一页

发新帖

楼主: bonjour

[资料] SystemVerilog for Design(2nd edition)原版和翻译版

发表于 2022-10-7 21:12:15 | 显示全部楼层

kanakn

回复支持反对

发表于 2022-10-13 13:50:19 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2022-10-14 09:08:54 | 显示全部楼层

THANKS

回复支持反对

发表于 2022-10-14 09:12:03 | 显示全部楼层

THANKS

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2022-10-14 09:13:29 | 显示全部楼层

THANKS

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2022-10-14 11:54:48 | 显示全部楼层

谢谢分享

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2022-10-15 01:11:09 | 显示全部楼层

谢谢老板

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2022-10-15 02:21:21 | 显示全部楼层

楼主辛苦了

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2022-10-15 02:26:00 | 显示全部楼层

楼主辛苦了

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2022-10-15 10:32:44 | 显示全部楼层

thanks

回复支持反对

1 2 3 456 7 8 9 / 9 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /3

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-4-19 11:03 , Processed in 0.038654 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表