EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › SystemVerilog for Design(2nd edition)原版和翻译版 ...

1 2 3 4 5 6 7 8910 / 10 页下一页

楼主: bonjour

[资料] SystemVerilog for Design(2nd edition)原版和翻译版

[复制链接]

温故而知新

发表于 2024-3-29 17:32:03 | 显示全部楼层

谢谢分享

回复支持反对

huatiantian

发表于 2024-4-22 16:44:14 | 显示全部楼层

kankan good

EETOP创芯人才网简历投递入口

回复支持反对

xdrxdr

发表于 2024-4-24 06:32:43 来自手机 | 显示全部楼层

谢谢分享

回复支持反对

小包菜

发表于 2024-4-25 08:43:02 | 显示全部楼层

谢谢分享

EETOP创芯人才网职位发布入口

回复支持反对

binnq

发表于 2024-4-26 11:07:48 | 显示全部楼层

感谢

EETOP创芯人才网简历投递入口

回复支持反对

hanqian11

发表于 2024-5-11 17:37:47 | 显示全部楼层

谢谢楼主

EETOP创芯人才网职位发布入口

回复支持反对

icer_wang

发表于 2024-7-25 16:11:16 | 显示全部楼层

thank you for sharing!!

EETOP创芯人才网简历投递入口

回复支持反对

dannymu

发表于 2024-7-25 16:55:31 | 显示全部楼层

谢谢

EETOP创芯人才网职位发布入口

回复支持反对

binnq

发表于 2024-7-29 14:20:27 | 显示全部楼层

感谢

EETOP创芯人才网简历投递入口

回复支持反对

koala840816

发表于 2024-8-8 14:20:25 | 显示全部楼层

谢谢分享

回复支持反对

1 2 3 4 5 6 7 8910 / 10 页下一页

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2024-12-26 15:07 , Processed in 0.047000 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

[资料] SystemVerilog for Design(2nd edition)原版和翻译版

站长推荐 /2