设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › SystemVerilog for Design(2nd edition)原版和翻译版 ...

1 234 5 6 7 8 9 10 / 10 页下一页

发新帖

楼主: bonjour

[资料] SystemVerilog for Design(2nd edition)原版和翻译版

发表于 2021-11-21 13:38:48 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2021-11-26 00:10:27 | 显示全部楼层

谢谢分享！

回复支持反对

发表于 2021-11-26 07:32:36 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2021-11-26 08:18:46 | 显示全部楼层

Thanks for sharing!

回复支持反对

发表于 2021-11-26 22:46:14 | 显示全部楼层

Thanks for share

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2021-12-4 23:26:34 | 显示全部楼层

谢谢分享，支持共享

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2022-1-20 17:54:19 | 显示全部楼层

多谢！

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2022-5-7 05:24:32 | 显示全部楼层

谢谢分享！！！！！

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2022-7-3 14:08:09 | 显示全部楼层

正在找相关内容学习，感谢大佬分享

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2022-7-3 22:26:48 | 显示全部楼层

THANKS

回复支持反对

1 234 5 6 7 8 9 10 / 10 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-22 13:44 , Processed in 0.020102 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表