上电过程中，带隙输出的过冲电压过大时间过长如何解决？

SHC已注册 · 发表于 2022-1-12 09:45:04

326098324 发表于 2020-12-16 11:11
感谢回复是运放的原因

请问是运放哪方面的问题？最后怎么解决的？

陈阿长 · 发表于 2023-6-18 19:40:52

hello？请问楼主最后解决问题了吗？我也遇到这种情况了

ToDai · 发表于 2023-8-11 20:16:22

pirists 发表于 2020-12-16 11:33
启动电路问题，一般设计start-up电路都是直接拉gate端，但是这样会拉过，特别是OP结构的BG和VDD比较高的时 ...

可以再详细点吗，大佬，我求求你了，为什么BG和VDD电压比较高时会出现拉过？？什么叫拉过呢？

姚老大的小跟班 · 发表于 2024-2-29 15:55:31

请问这种情况是如何解决的呢，是不是运放的反馈没跟上导致的？

Sakura314 · 发表于 2024-8-8 00:17:38

求解答

账号		自动登录	找回密码
密码			注册

[求助] 上电过程中，带隙输出的过冲电压过大时间过长如何解决？