上电过程中，带隙输出的过冲电压过大时间过长如何解决？

326098324 · 发表于 2020-11-22 14:36:42

您需要登录才可以下载或查看，没有账号？注册

×

小弟第一次尝试搭了个带隙基准电压源，结果上电过程中产生的过冲电压过大且持续时间较长，请问各位前辈是何原因，又该如何解决呢？小弟感激不尽！（仿真电源电压脉冲上升沿有20us） 7MEKJ$F54X9J0NP)WX2P0TQ.png

326098324 · 发表于 2020-11-22 15:14:46

本帖最后由 326098324 于 2020-11-22 16:18 编辑

我个人认为可能是为了降低噪声，增大了电流镜管子的面积，导致电容太大，使得放大器的带宽太小，压摆率也很低。

ww1573428537 · 发表于 2020-11-23 15:05:41

看看电路

hx123 · 发表于 2020-11-23 15:36:01

这几十us, 不会是寄生。看看启动太慢还是运放太慢。

victor0o0 · 发表于 2020-11-23 15:45:09

启动电路设计的问题

vence_david · 发表于 2020-11-23 22:37:21

启动电路设计的问题 +1

ol0930 · 发表于 2020-11-24 18:58:56

1、如果是稳定性不足，我想输出电压的波形应该是振荡的（或减幅或等幅）
2、感觉更可能是启动电路的问题，带隙正常自稳定之后，启动电路依然可以控制带隙内部的电压（启动电路没有好好关断）。

326098324 · 发表于 2020-12-16 11:11:01

hx123 发表于 2020-11-23 15:36
这几十us, 不会是寄生。看看启动太慢还是运放太慢。

感谢回复是运放的原因

326098324 · 发表于 2020-12-16 11:12:01

ol0930 发表于 2020-11-24 18:58
1、如果是稳定性不足，我想输出电压的波形应该是振荡的（或减幅或等幅）
2、感觉更可能是启动电路的问题， ...

感谢回复

pirists · 发表于 2020-12-16 11:33:32

启动电路问题，一般设计start-up电路都是直接拉gate端，但是这样会拉过，特别是OP结构的BG和VDD比较高的时候。如果启动时间可以慢一点，可以用电流源去拉，用I/C控制速度。或者如果电压headroom足够，可以在拉的开关管下面加个diode MOS

账号		自动登录	找回密码
密码			注册

[求助] 上电过程中，带隙输出的过冲电压过大时间过长如何解决？