在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 10601|回复: 35

初学硬件描述语言,学VHDL还是Verilog好?

[复制链接]
发表于 2007-12-1 13:14:28 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
初学硬件描述语言,学Vhdl还是verilog好?
发表于 2007-12-1 18:02:19 | 显示全部楼层
先学verilog容易点
发表于 2007-12-2 01:07:06 | 显示全部楼层
公司用 VERILOG HDL的多
发表于 2007-12-9 15:53:10 | 显示全部楼层
又见此类问题!
头像被屏蔽
发表于 2007-12-9 20:13:42 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
发表于 2007-12-10 10:07:49 | 显示全部楼层
我也遇到同样的问题,如果撇开容不容易的问题,VHDL和Verilog到底哪一个更常用,用的更普遍?
发表于 2007-12-10 13:05:25 | 显示全部楼层
VHDL属于强类型HDL,VerilogHDL则更加偏向于C。
我是先从VHDL学的。其实,先从哪个开始学个人觉得并不重要,但是学的时候
要注意应该先学精一个再学另一个,不要两个同时学,因为非常容易混淆。

VHDL比VerilogHDL年龄要大,但是目前来说公司中用Verilog的居多。

看你个人偏好了。
发表于 2007-12-10 16:19:08 | 显示全部楼层
先学好一样再说.多谢!
发表于 2007-12-10 17:44:19 | 显示全部楼层
对于新手来说,这个问题还是一个很难的抉择。
发表于 2007-12-11 11:40:04 | 显示全部楼层
刚开始学!我熟悉C,觉得还是先学verilog好!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-12 20:52 , Processed in 0.034605 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表