LDO输出电压，测试异常

kwankwaner

lhlbluesky 发表于 2020-6-21 10:08
补充一下，环路的补偿电容为poly－nwell电容，poly接正端，另外，还有一个dummy电容，其poly和nwell短接并 ...

电路版图贴上来大家看看

xux1991

而且，同一颗芯片，空载输出=5.44V，50mA负载=5.22V，感觉LDO输出环路的增益很低，

满载电压掉了220mv，如果是从片外抽电流，可能是寄生引起的，对应寄生电阻在4ohm左右，可以检查下从版图到PCB的走线

lhlbluesky

ldo pass transistor的尺寸=1600u/2u，电阻的剃度效应指什么？在空载时，ldo输出电压的离散性就很大，最高5.8，最低4.4，加50ma负载后，ldo输出电压相对空载下降较多，怀疑ldo环路增益太低。另外，在空载时，vcc从15v降低

lhlbluesky

上接！

lhlbluesky

接上面，     另外，在空载时，vcc从15v降到9v，输出电压从5.44到5.36，但在50ma负载条件，vcc从15v降到9v，输出电压仅从5.238降到5.236，很奇怪。似乎在负载条件下，输出电压不随vcc变化了。

lhlbluesky

上面说的片外抽电流的情况，实际测试，版图到pcb的寄生很小，大概200mohm，50ma条件下，不会产生如此大的压降

chenximing

仿真的时候加上了Bonding wire模型吗，还有PCB走线电阻。

lhlbluesky

寄生的电阻电感电容都加了，这些寄生对结果的影响很小，从仿真来看。之前看到一个帖子，说光罩掩膜的某一层搞错了，这种概率应该很小吧

victor0o0

lhlbluesky 发表于 2020-6-22 18:18
接上面，     另外，在空载时，vcc从15v降到9v，输出电压从5.44到5.36，但在50ma负载条件，vcc从15v降到9v ...

空载时功率管在深亚阈值区，VGS会不会小到影响放大器输出级的直流偏置点和增益

lhlbluesky

空载时功率管也在饱和区，vgs大约2-3v，奇怪的是，当有50ma负载时，随着vcc降低，vbgr要降低，但是ldo输出电压几乎不变，这是个疑点，感觉输出电压和vbgr电压关联性不大了。