设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog实现UART/RS232/RS485收发自动校调功能，降低接 ...
123
返回列表 发新帖
楼主: auv0513

[原创] Verilog实现UART/RS232/RS485收发自动校调功能，降低接收误码率

[复制链接]
liss719
发表于 2020-11-4 18:01:12 | 显示全部楼层
学习以下，谢谢。。。。。。。
回复 支持 反对

使用道具 举报

发表于 2021-3-21 22:26:07 | 显示全部楼层
很好的代码
回复 支持 反对

使用道具 举报

发表于 2021-4-8 16:17:11 | 显示全部楼层
谢谢分享
回复 支持 反对

使用道具 举报

vandlou
发表于 2022-11-24 11:41:54 | 显示全部楼层
谢谢!!
回复 支持 反对

使用道具 举报

发表于 2022-11-25 16:34:22 | 显示全部楼层

感谢分享原创好文
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

123
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-26 09:35 , Processed in 0.015980 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表