Verilog实现UART/RS232/RS485收发自动校调功能，降低接收误码率

jack8813 · 发表于 2020-2-19 16:39:30

谢谢原创好文

nokia70 · 发表于 2020-2-19 17:48:53

thanks

peacerocket · 发表于 2020-2-26 15:14:22

good share

james816 · 发表于 2020-2-27 12:23:10

thanks to share.

ikanbilis · 发表于 2020-3-2 17:11:21

thanks

bry · 发表于 2020-3-2 17:41:50

good job, thanks for sharing.

auv0513 · 发表于 2020-3-20 09:04:40

fourwave 发表于 2020-1-22 20:26
波特率默认为1M，可参数修改，但不能太小

这句话怎么理解，如果用7200bps这么低的波特率，能行吗？需要改 ...

里面有个但比特计数器，如果波特率太低，单比特时间就会持续很长，计数器位宽可能不够，可能需要修改。

zzq81 · 发表于 2020-3-23 22:18:44

smrecnik · 发表于 2020-3-24 14:14:49

thanks for sharing

lzxasd · 发表于 2020-4-14 11:02:10

XIEXIDE

[原创] Verilog实现UART/RS232/RS485收发自动校调功能，降低接收误码率