设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 基于verilog的全数字锁相环的设计

1 2 3 4 5 6 789 10 / 10 页下一页

发新帖

楼主: xuemingyang

基于verilog的全数字锁相环的设计

发表于 2013-4-21 19:15:12 | 显示全部楼层

谢谢楼主分享

回复支持反对

发表于 2013-6-9 16:56:21 | 显示全部楼层

不会吧，下不了

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2015-7-10 08:55:20 | 显示全部楼层

回复 1# xuemingyang

thanks

回复支持反对

发表于 2015-7-21 14:37:50 | 显示全部楼层

marking for later using

回复支持反对

发表于 2015-7-22 00:00:31 | 显示全部楼层

感谢分享！

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2016-4-27 09:49:14 | 显示全部楼层

不知道是不是大众流传的那个。

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2016-6-3 11:31:05 | 显示全部楼层

谢谢分享！

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2016-7-6 20:14:35 | 显示全部楼层

很不错的额资料，用这个，做一下，当自己的项目了

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2016-7-16 23:32:05 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2017-1-4 16:01:42 | 显示全部楼层

kankan kankan

回复支持反对

1 2 3 4 5 6 789 10 / 10 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-1-10 23:50 , Processed in 0.022631 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表