设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 基于verilog的全数字锁相环的设计
1 ...2345678910
返回列表 发新帖
楼主: xuemingyang

基于verilog的全数字锁相环的设计

[复制链接]
jimcmwang
发表于 2018-3-10 22:27:45 | 显示全部楼层
基于verilog的全数字锁相环的设计.rar (91.29 KB)
回复 支持 反对

举报

qyuepeng
发表于 2018-3-15 10:54:39 | 显示全部楼层
多谢分享
回复 支持 反对

举报

sdmout
发表于 2018-3-30 12:34:48 | 显示全部楼层
谢谢楼主的分享！！！
回复 支持 反对

举报

逸昕怡忆
发表于 2019-7-31 14:49:44 | 显示全部楼层
学习
回复 支持 反对

举报

tellingstory
发表于 2019-9-12 18:08:15 | 显示全部楼层
好书。。。好书。。。
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

sayangcinta
发表于 2019-9-12 18:22:39 | 显示全部楼层
thanks
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

xiaopangwa_dada
发表于 2023-3-29 15:41:09 | 显示全部楼层
感谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

jsncepu
发表于 2023-3-29 19:47:11 | 显示全部楼层
thanks
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

yuanpin318
发表于 2023-3-29 21:59:58 | 显示全部楼层
谢谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

tellingstory
发表于 2023-11-7 10:00:08 | 显示全部楼层
看看。。。
回复 支持 反对

举报

1 ...2345678910
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-10 20:35 , Processed in 0.021224 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表