FLASH ADC的电阻网络

zhuochenhao

FLASH ADC的电阻网络在两端取R/2，这样最终的结果怎么转化为二进制编码呢，还有就是我在一篇文章中看到粗FLASH+细SAR ADC中的FLASH ADC 的电阻网络用了3-4-2-4-3这样的取值，这样取最终结果怎么转化呢

zhuochenhao

补一个粗FLASH+细SAR ADC的整体结构图

小猪仔007

这是冗余的概念，pipeline里面用的最多，可以cover多级结构里面的错误，在这里flash的电阻失配，比较器噪声等引起的错误可以被冗余位吃掉。至于电阻为啥这样，以1.5bit举例，reference是-1/4Vref和1/4Vref，电阻比例是3-2-3，如果想把两边再折一下，电阻就是1-2-2-2-1，这会让余量变小。下面那个3.5bit的Vref应该是-13/16，-11/16...,13/16,从电阻串的最大电压减最小电压即可得13/16，我感觉他的示意图画的不好。至于怎么转化成二进制，只要注意DAC的相对比例即可，比如你的粗细结构，比例是1，2，4，8，16，16，16...16,当然，总的量化范围是大于4+6-1的，冗余是为了cover误差的，当然，也可以做成直接冗余1位，影响也不大的。pipeline里面冗余0.5位，pipelineSAR冗余1位，SAR里面有时候就随便冗余，这些都是cover多级连接的误差或者本身的误差的。