ise下的clocking wizard ip仿真没有波形

freebigfish

各位大神，我在ise14.7下使用clockwizard ip生成了一个时钟，在仿真的时候没有波形，请指点一下！下面是我的testbench：
module clk_dut;

    // Inputs
    reg CLK_IN1;
    reg RESET;

    // Outputs
    wire CLK_OUT1;
    wire LOCKED;

    // Instantiate the Unit Under Test (UUT)
    customPLLClock uut (
        .CLK_IN1(CLK_IN1),
        .CLK_OUT1(CLK_OUT1),
        .RESET(RESET),
        .LOCKED(LOCKED)
    );

    initial begin
        // Initialize Inputs
        //CLK_IN1 = 0;
        //RESET = 0;

        // Wait 100 ns for global reset to finish
        //#100;
        
        // Add stimulus here
        CLK_IN1 = 0;
        RESET = 1;
        #100;
        RESET = 0;
        

            
    end
   
            always #5 CLK_IN1 = ~CLK_IN1;
      
endmodule

asic_service

1）：把RESET有效的时间延长，试试有效200个时钟周期再放掉；
2）：确认RESET的有效电平正确。

推荐个数字前端设计深度入门课程，可以看看：
http://bbs.eetop.cn/thread-854132-1-1.html

freebigfish

非常感谢大神的指点！现在问题解决了，谢谢！