EETOP 创芯网论坛 (原名:电子顶级开发网)

便捷登录,只需一步

找回密码

  登录   注册  

搜帖子
第三代半导体技术资料|下载奖励300信元
查看: 4723|回复: 28

[资料] 推荐一个不错的数字IC/FPFA设计课程,已在某大公司使用

[复制链接]
发表于 2019-4-12 09:52:07 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有帐号?注册

x
本帖最后由 asic_service 于 2019-4-12 16:34 编辑

推荐一个不错的数字电路设计(数字IC前端设计/FPFA)课程,由有12年从业经验的工程师讲解。

1:百度搜索:腾讯课堂
2:注册:QQ/微信均可
3:搜索:“数字IC”
4:找到“数字电路设计(前端)入门 —— by Sky”

problem_done.png



该课回答很多大家忽略的基本的,但重要的问题。
比如:
1:教你写代码时预估逻辑的延时,不用在DC综合不过时再回来改pipeline结构,改代码。

比如假设a[15:0] + b[15:0]综合时能做到的最小延时是10ns,请问a[15:0] + b[15:0]+ c[15:0]最小能做到多少延时?是18~22ns吗?

2:深入理解数字电路概念。

比如:DFF的setup time可以==0吗?hold time可以==0吗?(setup+hold)可以==0吗?

3:找到coding指导背后的原因。

比如:问什么寄存器赋值推荐”<=”,组合逻辑赋值推荐”=”;为什么三态门(Tri-state)不能做在芯片内部。


课程大纲:
------------------------------------------------------------------------------------------------------------------------------------------------------------
第一期:数字电路设计入门:

第一部分:数字电路原理:
CMOS晶体管原理(试听);基本电路单元原理;常用组合逻辑电路结构(MUX;加/减法器;乘法器;除法器);SRAM结构与控制;
第二部分:可综合verilog数字电路设计基础:
数字前端设计流程与工具介绍;可综合Verilog语言;Verilog组合逻辑设计(MUX;译码器;加/减法器;乘法器;除法器);时序逻辑设计(状态机设计);generate使用;参数化IP设计介绍;基于Verilog的TestPattern编写;
第三部分:数字电路仿真工具介绍:
Modelsim仿真工具使用介绍;VCS仿真工具使用介绍;Debussy/Verdi调试工具介绍;nLint/Leda代码检查工具介绍;
第四部分:静态时序分析基础:
cell library介绍与电路延时的计算方法;时钟树介绍;寄存器setup/hold介绍;静态时序分析基础介绍;
第五部分:跨时钟域电路设计:
跨时钟域电路原理;基本同步电路结构;异步fifo设计与分析;
第六部分:系统总线介绍:
APB总线介绍;AHB总线介绍;AXI总线介绍;一个AXI Bus系统介绍(地址寻址与数据访问;
第七部分:IP设计范例:
仲裁器设计;AXI Master设计(支持多个command并发);图像采集接口设计;图像高斯滤波器设计;

------------------------------------------------------------------------------------------------------------------------------------------------------------
第二期:数字芯片前端设计:

第一部分:DC综合工具使用:
DC综合流程;DC下SDC时序约束编写;TCL脚本语言简介;DC综合环境建立;DC综合脚本范例讲解;
第二部分:形式验证:
形式验证原理;Formality工具使用;

------------------------------------------------------------------------------------------------------------------------------------------------------------
第三期:FPGA设计:

第一部分:FPGA原理介绍:
FPGA原理介绍;DFF/SRAM/dsp核介绍;FPGA时钟树介绍;带嵌入式arm核的FPGA介绍;
第二部分:Xilinx FPGA设计:
vivado工具介绍;vivado设计实现流程;vivado设计调试;带cpu的设计的SDK软件调试

------------------------------------------------------------------------------------------------------------------------------------------------------------
第四期:特别专题:

数字电路的时序优化;PipeLine结构设计;总线数据延时容忍;


课程基本知识:
有电子类相关专业背景,具有较强的逻辑思维能力,有C/Verilog等语言的编程经验,有较强的动手能力。
 楼主| 发表于 2019-4-30 07:16:03 | 显示全部楼层
退出不到2月,谢谢大家的支持。4月30日~5月4日优惠促销。

sale_num.bmp


回复 支持 1 反对 0

使用道具 举报

发表于 2019-4-12 11:46:11 | 显示全部楼层
刚刚点击了一下,真的讲的不错。
CMOS基础:https://ke.qq.com/course/378313?tuin=64ce5e2a
基本单元电路原理:https://ke.qq.com/course/379407?tuin=64ce5e2a
加法器,乘法器电路结构:https://ke.qq.com/course/379544?tuin=64ce5e2a
跨时钟域设计:https://ke.qq.com/course/386895?tuin=64ce5e2a
STA静态时序分析基础:https://ke.qq.com/course/390121?tuin=64ce5e2a

在清华水木社区也有,评价很高。
shuimu.png
回复 支持 反对

使用道具 举报

 楼主| 发表于 2019-4-12 21:07:30 | 显示全部楼层
学习效果不错哦。工作后,继续战斗。
find_work.png


回复 支持 反对

使用道具 举报

 楼主| 发表于 2019-4-15 21:12:07 | 显示全部楼层
好评不断,意犹未尽。

还要讲.png 好评.png
继续讲.png
回复 支持 反对

使用道具 举报

发表于 2019-4-16 19:32:19 来自手机 | 显示全部楼层
感謝
回复 支持 反对

使用道具 举报

发表于 2019-4-19 17:20:32 | 显示全部楼层
请问一下那个课全部买下来多少钱
回复 支持 反对

使用道具 举报

 楼主| 发表于 2019-4-20 10:45:49 | 显示全部楼层
目前只能一课一课买,麻烦各位了。
回复 支持 反对

使用道具 举报

 楼主| 发表于 2019-4-21 18:13:34 | 显示全部楼层
各种问题讨论。
tri_state.png generate_clk.png clk_switch.png
回复 支持 反对

使用道具 举报

发表于 2019-4-24 17:42:39 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2019-4-25 12:54:54 | 显示全部楼层
Thanks
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐上一条 /2 下一条

关闭

小黑屋| 关于我们| 联系我们| 在线咨询 |  EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2020-7-4 16:48 , Processed in 0.085550 second(s), 11 queries , Gzip On, Redis On.

Powered by Discuz! X3.4

© 2001-2017 Comsenz Inc.

快速回复 返回顶部 返回列表