设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › RTL Design Style Guide for Verilog HDL

12 3 4 / 4 页下一页

发新帖

查看: 6954|回复: 33

[资料] RTL Design Style Guide for Verilog HDL

一岁就很帅

发表于 2019-3-8 15:27:40 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

RTL Design Style Guide for Verilog HDL.pdf (4.69 MB, 下载次数: 249 )

回复

发表于 2019-3-8 20:51:04 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2019-3-9 00:11:25 | 显示全部楼层

thanks

回复支持反对

发表于 2019-3-9 11:51:39 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2019-3-9 23:20:07 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2019-3-11 23:58:57 | 显示全部楼层

thanks for sharing

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2019-3-25 23:32:01 | 显示全部楼层

RTL Design Style Guide for Verilog HDL.pdf
(4.69 MB, 下载次数: 59)

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2019-3-28 11:46:00 | 显示全部楼层

Xilinx Vivado 2018.3 License

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2019-3-28 11:46:36 | 显示全部楼层

Xilinx Vivado 2018.3 License

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2019-3-28 12:11:56 | 显示全部楼层

Xilinx Vivado 2018.3 License

回复支持 0 反对 1

12 3 4 / 4 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-17 13:42 , Processed in 0.026352 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表