设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › RTL Design Style Guide for Verilog HDL

123 4 / 4 页下一页

发新帖

楼主: 一岁就很帅

[资料] RTL Design Style Guide for Verilog HDL

发表于 2019-3-28 12:13:01 | 显示全部楼层

https://www.pinterest.ch/sarahjeantucker/nude-couple/?lp=true

回复支持反对

发表于 2019-3-28 12:41:43 | 显示全部楼层

very good book

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2019-3-28 15:51:45 | 显示全部楼层

thanks

回复支持反对

发表于 2019-3-28 16:33:39 | 显示全部楼层

dingyiexian

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2019-4-7 23:16:54 | 显示全部楼层

学习学习 2006.4.25

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2019-4-8 13:27:35 | 显示全部楼层

谢谢分享！！

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2019-4-9 21:16:22 | 显示全部楼层

this is amazing

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2019-4-22 02:56:25 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2019-4-22 17:27:44 | 显示全部楼层

RTL Design Style Guide for Verilog HDL.pdf
(4.69 MB, 下载次数: 118)

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2019-4-22 17:41:35 | 显示全部楼层

RTL Design Style Guide for Verilog HDL.pdf
(4.69 MB, 下载次数: 118)

回复支持反对

123 4 / 4 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-17 13:48 , Processed in 0.021811 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表