在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: superguy

[求助] 关于RDL和RV的疑问

[复制链接]
发表于 2023-8-23 11:05:54 | 显示全部楼层


cxchust 发表于 2023-8-11 16:16
yan神,我有个疑惑请教,如果我用这套工艺有RDL,我的TM是Cu,且我不需要RDL重新分布PAD位置,这样我的CB ...


其实就是没用到RDL层,是可以waive掉这层的,会省掉这层的musk
发表于 2023-8-23 11:17:13 | 显示全部楼层


yanpflove 发表于 2023-8-15 15:24
你好

  你们的这个项目这么做想干嘛呀?


他描述的这个场景,应该就是不用顶层AL进行走线吧,这种情况还是常见的,有厚金属Cu(我理解的是一般3.4um左右厚度的Ultra thick metal),顶层AL不是必须的,顶层AL的各项电学性能都不如这层厚金属Cu(通流能力,金属厚度,电感Q值),当然也很多情况是,既有厚金属Cu,也会用顶层AL进行走线,例如PAD/bump的走线,电源/地mesh,甚至绕电感和balun。
发表于 2023-10-20 12:44:59 | 显示全部楼层
学习了感谢讲解
发表于 2023-10-20 13:11:36 | 显示全部楼层


浩瀚—yh 发表于 2019-3-8 20:27
回复 4# 我要改名字啦啦

这些缩写各是什么意思?


design rule里边会有个表,介绍每个层次的,还有就是介绍哪些层要做光罩,哪些层次只用来做LVS
发表于 2023-10-20 14:47:25 | 显示全部楼层
谢谢分享
发表于 2024-4-7 17:54:02 | 显示全部楼层


我要改名字啦啦 发表于 2019-3-4 10:29
回复 8# 浩瀚—yh
每个工艺基本的版图层都差不多,每个工艺都有一个design rule,你查查你用的工艺文件。 ...


在PDK里没找到design rule文件 呜呜呜呜呜
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-6 08:07 , Processed in 0.025062 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表