设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

1 ... 34 35 36 373839 40 41 42 ... 184 / 184 页下一页

发新帖

楼主: yoof2000

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

发表于 2019-7-18 19:23:51 | 显示全部楼层

dingiexain

回复支持反对

发表于 2019-7-18 21:47:42 | 显示全部楼层

Thank you

回复支持反对

发表于 2019-7-20 15:11:42 | 显示全部楼层

thanks

回复支持反对

发表于 2019-7-20 16:43:33 | 显示全部楼层

看一看

回复支持反对

发表于 2019-7-22 13:59:05 | 显示全部楼层

看看吧

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2019-7-22 16:33:55 | 显示全部楼层

多谢

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2019-7-23 08:51:04 | 显示全部楼层

老先生一把年纪来学verdi，诶

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2019-7-23 12:57:23 | 显示全部楼层

想學習一下感謝分享

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2019-7-23 15:12:30 | 显示全部楼层

thanks for share

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2019-7-23 15:49:22 | 显示全部楼层

谢谢，学习下

回复支持反对

1 ... 34 35 36 373839 40 41 42 ... 184 / 184 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-16 16:47 , Processed in 0.021435 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表