EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

1 ... 30 31 32 333435 36 37 38 ... 184 / 184 页下一页

楼主: yoof2000

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

[复制链接]

kankanliang

发表于 2019-6-21 11:48:24 | 显示全部楼层

kankan

回复支持反对

GMPD

发表于 2019-6-21 18:09:14 | 显示全部楼层

谢谢分享~

EETOP创芯人才网简历投递入口

回复支持反对

strongwong

发表于 2019-6-24 17:55:02 | 显示全部楼层

看看

回复支持反对

ryuuei

发表于 2019-6-24 20:07:52 | 显示全部楼层

谢谢分享！

EETOP创芯人才网职位发布入口

回复支持反对

xuliexuan

发表于 2019-6-25 00:09:55 | 显示全部楼层

非常感谢~~~

EETOP创芯人才网简历投递入口

回复支持反对

xuliexuan

发表于 2019-6-25 00:11:04 | 显示全部楼层

看看看看~~~~

EETOP创芯人才网职位发布入口

回复支持反对

Bakoglu

发表于 2019-6-26 13:13:11 | 显示全部楼层

看看一下啊

EETOP创芯人才网简历投递入口

回复支持反对

zg996688

发表于 2019-6-26 13:26:58 | 显示全部楼层

感谢分享

EETOP创芯人才网职位发布入口

回复支持反对

fangnime

发表于 2019-6-26 15:33:42 | 显示全部楼层

加油

EETOP创芯人才网简历投递入口

回复支持反对

世说新语

发表于 2019-6-26 19:20:46 | 显示全部楼层

谢谢分享，学习了

回复支持反对

1 ... 30 31 32 333435 36 37 38 ... 184 / 184 页下一页

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2024-11-16 14:51 , Processed in 0.022175 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

站长推荐 /1