EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

1 ... 27 28 29 303132 33 34 35 ... 184 / 184 页下一页

楼主: yoof2000

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

[复制链接]

ferng28

发表于 2019-5-28 12:26:29 | 显示全部楼层

need this , kan kan thank you

回复支持反对

wanmeibing

发表于 2019-5-28 19:09:05 | 显示全部楼层

thanks for sharing

EETOP创芯人才网职位发布入口

回复支持反对

13hope

发表于 2019-5-29 18:24:02 | 显示全部楼层

回复支持反对

登峰缚龙

发表于 2019-5-30 07:45:25 | 显示全部楼层

学习下

EETOP创芯人才网职位发布入口

回复支持反对

nick_liu

发表于 2019-5-30 13:39:14 | 显示全部楼层

good resourse

EETOP创芯人才网简历投递入口

回复支持反对

asxasasdasd

发表于 2019-6-6 12:20:35 | 显示全部楼层

笑笑笑笑笑笑笑笑笑

EETOP创芯人才网职位发布入口

回复支持反对

tpungi

发表于 2019-6-7 18:30:49 | 显示全部楼层

Thanks for sharing

EETOP创芯人才网简历投递入口

回复支持反对

snow_leopard

发表于 2019-6-10 10:11:37 | 显示全部楼层

Thanks

EETOP创芯人才网职位发布入口

回复支持反对

himingway

发表于 2019-6-10 15:30:03 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

爱吃马的草

发表于 2019-6-11 19:00:23 | 显示全部楼层

学习一下！

回复支持反对

1 ... 27 28 29 303132 33 34 35 ... 184 / 184 页下一页

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2024-11-16 12:46 , Processed in 0.023301 second(s), 8 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

站长推荐 /1