EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

1 ... 124 125 126 127128129 130 131 ... 184 / 184 页下一页

楼主: yoof2000

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

[复制链接]

jiangnaner

发表于 2022-5-29 21:54:08 | 显示全部楼层

xiaxia a

回复支持反对

gongchengshi

发表于 2022-5-29 23:25:42 | 显示全部楼层

fenxiang

回复支持反对

e-rabbit

发表于 2022-5-30 03:08:13 | 显示全部楼层

谢谢分享

回复支持反对

shjasonwang

发表于 2022-5-31 16:40:51 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

让奇迹飞

发表于 2022-5-31 17:41:32 | 显示全部楼层

谢谢分享！

EETOP创芯人才网简历投递入口

回复支持反对

chancess

发表于 2022-6-1 23:11:09 | 显示全部楼层

感谢

EETOP创芯人才网职位发布入口

回复支持反对

wys0958

发表于 2022-6-2 08:58:24 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

zdr_uestc

发表于 2022-6-11 01:24:01 | 显示全部楼层

谢谢

EETOP创芯人才网职位发布入口

回复支持反对

MartianZ

发表于 2022-6-21 14:55:56 | 显示全部楼层

xxxxxx学习

EETOP创芯人才网简历投递入口

回复支持反对

三石哥哥

发表于 2022-6-22 23:50:04 | 显示全部楼层

谢谢楼主分享

回复支持反对

1 ... 124 125 126 127128129 130 131 ... 184 / 184 页下一页

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2024-11-13 15:10 , Processed in 0.023339 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

站长推荐 /1