EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

1 ... 122 123 124 125126127 128 129 ... 186 / 186 页下一页

楼主: yoof2000

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

[复制链接]

hzyf

发表于 2022-5-13 16:39:31 | 显示全部楼层

kankan

回复支持反对

andyme

发表于 2022-5-14 10:34:02 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

yzwbb2013

发表于 2022-5-15 09:59:07 | 显示全部楼层

感谢楼主分享

回复支持反对

clement_shen

发表于 2022-5-16 14:47:21 | 显示全部楼层

Thanks share !!!!

EETOP创芯人才网职位发布入口

回复支持反对

Gavin_X

发表于 2022-5-17 18:36:23 | 显示全部楼层

xuexixuexi

EETOP创芯人才网简历投递入口

回复支持反对

wangque1020

发表于 2022-5-17 23:33:44 来自手机 | 显示全部楼层

学习下

EETOP创芯人才网职位发布入口

回复支持反对

ll_uestc

发表于 2022-5-20 20:34:20 | 显示全部楼层

谢谢大佬

EETOP创芯人才网简历投递入口

回复支持反对

yiyamayi

发表于 2022-5-21 19:02:05 | 显示全部楼层

11111

EETOP创芯人才网职位发布入口

回复支持反对

Monday123

发表于 2022-5-21 21:40:56 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

苏化

发表于 2022-5-22 22:44:19 | 显示全部楼层

666，kk

回复支持反对

1 ... 122 123 124 125126127 128 129 ... 186 / 186 页下一页

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2024-12-29 09:23 , Processed in 0.024935 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

站长推荐 /1