EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

1 ... 119 120 121 122123124 125 126 ... 186 / 186 页下一页

楼主: yoof2000

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

[复制链接]

myedacn

发表于 2022-4-16 07:05:24 | 显示全部楼层

看看

回复支持反对

Veryone

发表于 2022-4-16 21:29:45 | 显示全部楼层

看看

EETOP创芯人才网职位发布入口

回复支持反对

东京议员

发表于 2022-4-17 15:22:48 | 显示全部楼层

感谢分享

回复支持反对

ICer新人

发表于 2022-4-19 15:42:34 | 显示全部楼层

thanks

回复支持反对

StopJoking

发表于 2022-4-20 15:04:31 | 显示全部楼层

kkkkkk

EETOP创芯人才网简历投递入口

回复支持反对

zijkx

发表于 2022-4-20 21:38:54 | 显示全部楼层

kankan

EETOP创芯人才网职位发布入口

回复支持反对

1195086174

发表于 2022-4-21 10:12:16 | 显示全部楼层

学习学习

EETOP创芯人才网简历投递入口

回复支持反对

cjameswei

发表于 2022-4-21 17:27:17 | 显示全部楼层

Thanks for sharing!

EETOP创芯人才网职位发布入口

回复支持反对

wuxiaoqing1

发表于 2022-4-22 11:00:46 | 显示全部楼层

thanks for sharing

EETOP创芯人才网简历投递入口

回复支持反对

sophiayyk810

发表于 2022-4-22 17:29:50 | 显示全部楼层

学习下

回复支持反对

1 ... 119 120 121 122123124 125 126 ... 186 / 186 页下一页

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2024-12-30 01:36 , Processed in 0.025217 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

站长推荐 /1