EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

1 ... 115 116 117 118119120 121 122 ... 184 / 184 页下一页

楼主: yoof2000

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

[复制链接]

enter8250

发表于 2022-3-15 21:59:26 | 显示全部楼层

thanks a lot

回复支持反对

cmqcai

发表于 2022-3-16 20:19:09 | 显示全部楼层

谢谢分享

EETOP创芯人才网职位发布入口

回复支持反对

LydiaWZT

发表于 2022-3-16 22:27:46 | 显示全部楼层

xuexixuexi

回复支持反对

chanknz

发表于 2022-3-17 07:36:19 | 显示全部楼层

谢谢您的分享！

EETOP创芯人才网职位发布入口

回复支持反对

icwqz

发表于 2022-3-17 08:00:49 | 显示全部楼层

11111111111

EETOP创芯人才网简历投递入口

回复支持反对

林冬一

发表于 2022-3-20 12:30:29 | 显示全部楼层

看看

EETOP创芯人才网职位发布入口

回复支持反对

judajiashou123

发表于 2022-3-21 14:20:32 | 显示全部楼层

mark~

EETOP创芯人才网简历投递入口

回复支持反对

rainedsun

发表于 2022-3-21 16:03:21 | 显示全部楼层

谢谢，很有帮助

EETOP创芯人才网职位发布入口

回复支持反对

heavy_ranger

发表于 2022-3-22 16:28:03 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

henwaisaideerpa

发表于 2022-3-23 00:44:27 | 显示全部楼层

谢谢

回复支持反对

1 ... 115 116 117 118119120 121 122 ... 184 / 184 页下一页

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2024-11-14 14:51 , Processed in 0.029242 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

站长推荐 /1