设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端讨论区 › 在cts阶段减小clock delay（clock tree）
12
返回列表 发新帖
楼主: 糖糖123

[原创] 在cts阶段减小clock delay（clock tree）

[复制链接]
糖糖123
 楼主| 发表于 2018-11-1 14:48:25 | 显示全部楼层
回复 10# znn04006518


谢谢，   但之前有试过，没多大作用
回复

举报

seuxiaoj
发表于 2018-11-8 16:35:20 | 显示全部楼层
关于时钟树质量 clock skew clock latency问题，有人在这里解答过了，可以参考下。

http://www.52-ic.com/?p=1109
EETOP创芯人才网简历投递入口
回复

举报

edwardk
发表于 2018-11-13 10:45:34 | 显示全部楼层
谢谢分享
回复

举报

3456721
发表于 2020-8-8 22:35:50 | 显示全部楼层
谢谢指导
EETOP创芯人才网职位发布入口
回复

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-27 21:54 , Processed in 0.015512 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表