关于Power-On-Reset的问题

semico_ljj · 发表于 2011-8-11 23:20:20

henhao

jamesccp · 发表于 2011-8-12 16:42:30

我是1us 10us 100us 1ms 10ms 100ms 都仿

istart_2002 · 发表于 2013-6-7 15:28:53

Pls note that a robust POR should be
(1) correct reset regardless of VDD ramping speed(us, ms, even ...
prof3 发表于 2009-3-6 06:40

登录/注册后可看大图

弱问一下，多大的波动算glitch，如果4V的VDD变到3V了，应该产生一个复位信号吧？？？？

beyond某人 · 发表于 2014-12-11 09:12:05

nice & mark

msbmsbmsb · 发表于 2018-4-27 09:11:39

学习下

122013137 · 发表于 2018-4-27 09:29:42

上升时间需要根据实际情况选择

madequn · 发表于 2022-2-24 14:51:05

设计公司做芯片测试时，几十微秒（一般板子上用旁路电容几个微法）

账号		自动登录	找回密码
密码			注册

站长推荐 /3