在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: 2006204155

讨论一下今年威盛analog designer笔试的最后一题

[复制链接]
发表于 2010-6-21 21:37:52 | 显示全部楼层
什么东东
发表于 2010-6-22 08:35:53 | 显示全部楼层
asdfasdf
发表于 2010-6-22 09:05:50 | 显示全部楼层
PSRR,学习一下
发表于 2010-6-22 10:45:46 | 显示全部楼层
8# syracuse
受教了学习中
发表于 2010-6-22 10:58:47 | 显示全部楼层
参加过那次笔试,呵呵

好像也做出来了
发表于 2010-6-22 16:32:53 | 显示全部楼层
学习了。非常厉害。
发表于 2010-6-22 17:39:01 | 显示全部楼层
本帖最后由 confiope 于 2010-6-22 17:44 编辑


以allen书上288页的图为例(也就是最基本2级运放)

第一级用Razavi书上分析PSRR的方法,第一级输出和Vdd的变化是同步的,Vdd/Vout1为1

再看第2级,第2级的输入管gate 为Vout1,Soure为Vdd,即Vgs不随Vdd变话, ...
scutlan 发表于 2007-10-30 16:03


---------------
第一级主要是共模抑制比大,
所以第一级的输出电压基本跟随电源电压

只要第一级输出电压跟随电源电压,那么余下的事情就好办了,

求出电源到输出的开环增益,

然后闭环电源到输出的增益就是 开环增益除以环路增益,

得到的就是闭环的电源到输出的增益,
把它倒过来,就是电源抑制比。

呵呵
发表于 2010-6-23 12:18:28 | 显示全部楼层
用等效电阻分压法
发表于 2010-6-23 18:39:57 | 显示全部楼层
好好看下伯克利了
发表于 2010-6-24 11:42:55 | 显示全部楼层
dddddddddddddddd
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-27 11:05 , Processed in 0.175425 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表