在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: 2006204155

讨论一下今年威盛analog designer笔试的最后一题

[复制链接]
发表于 2008-4-29 13:51:06 | 显示全部楼层


原帖由 guonanxiang 于 2008-3-26 15:31 发表
根据gray的说法,对于P输入,第一级与第二级电源对输出的影响相互抵消,因此PSRR+很好!
仔细研究page434~435,发现gray的推导有问题,对于pmos输入的二级标准运放,vdd的变化直接通过Rtail(电流源等效电阻)作用到 ...


在共模增益的时候已经把你所说的问题考虑过了,所以你的思路是把它考虑了两遍
发表于 2008-4-29 22:39:46 | 显示全部楼层
XIEXIE
发表于 2008-4-29 23:43:30 | 显示全部楼层


原帖由 guonanxiang 于 2008-3-26 15:31 发表
根据gray的说法,对于P输入,第一级与第二级电源对输出的影响相互抵消,因此PSRR+很好!
仔细研究page434~435,发现gray的推导有问题,对于pmos输入的二级标准运放,vdd的变化直接通过Rtail(电流源等效电阻)作用到 ...



Rtail is large enough, like source degeneration situation, just assume input small signal is equvient  as a minus one on gate of differential pair, so after first stage, increase vgs of second stage, compensation the voltage result from vdd divide by second stage ro directly.
发表于 2008-4-30 12:57:13 | 显示全部楼层
牛人啊
头像被屏蔽
发表于 2008-8-31 23:48:16 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
发表于 2008-9-2 17:56:05 | 显示全部楼层
allen中的232页将的很好的,通过小信号分析就可以得到,
发表于 2008-9-3 11:31:58 | 显示全部楼层
xiexie
发表于 2008-9-3 15:07:52 | 显示全部楼层
dddddddddddd
发表于 2008-9-21 12:18:54 | 显示全部楼层
谢谢楼主!!
头像被屏蔽
发表于 2008-9-22 02:08:24 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-24 01:08 , Processed in 0.024530 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表